vss和gnd的区别

在1999年，胡正明教授在加州大学领导着一个由DARPA资助的研究小组，致力于探索CMOS技术如何拓展至25nm及以下领域。他们的研究目标实现途径中有两种备受关注：一是立体结构的FinFET晶体管，另一则是基于SOI的超薄绝缘层上硅体技术，也就是FDSOI晶体管技术。

随着体硅CMOS技术走到22nm的极限，急需革新技术来维持其进一步发展。在诸多候选技术中，FDSOI技术展现出极强的竞争力。对于FDSOI晶体管，硅薄膜天然地限定了源漏结深和源漏结的耗尽区，从而可以改善DI等短沟道效应，提升器件的亚阈特性，并降低电路的静态功耗。它无需沟道掺杂，避免了RDF等效应，保持稳定的阈值电压，并避免因掺杂引起的迁移率退化。

FD-SOI技术不仅具备FinFET全耗尽晶体管的所有优势，而且还能实现后者无法达到的先进负偏压技术。这项技术可以将工作电压降低到大约0.6V，而相比之下，Bulk CMOS工艺的最小极限值一般在0.9V左右。使用FDSOI的后向偏置技术可以提供更宽的动态范围性能，特别适合移动和消费级多媒体应用。

在FD-SOI工艺中，SOI中顶层的硅层厚度会减薄至5-20nm，这样器件工作时栅极下面沟道位置下方的耗尽层便可充满整个硅薄膜层，消除PD-SOI中的浮体效应。

部分耗尽型SOI结构中，SOI中顶层硅层的厚度为50-90nm，因此沟道下方的硅层中仅有部分被耗尽层占据，这可能导致电荷在耗尽层以下的电中性区域中累积，造成所谓的浮体效应。

SOI工艺的优势在于：

1. 减少寄生电容，提高器件频率，与体硅相比，SOI器件的频率提高20-35%。

2. 降低漏电流，SOI器件的功耗下降35-70%。

3. 消除闩锁效应。

4. 抑制衬底的脉冲电流干涉，减少软错误的发生。

5. 与硅工艺相容，可减少13-20%工序。

目前，全球有三家公司能够供应FD-SOI晶圆，包括Soitec、信越半导体和SunEdison。这些公司采用了行业标准的SOI晶园制造技术。FD-SOI技术的生态系统正在逐步发展。例如三星和格罗方德等全球四大半导体代工厂中的两家已经宣布计划量产并采用FD-SOI晶圆进行多项试产。众多电子设计自动化公司正在积极研发与FD-SOI相关的IP。其中ARM的支持对FD-SOI的推广格外重要。

FDSOI技术广泛应用于超低功耗领域，包括移动通讯、CPU、ADC、RFIC及超低电压数字电路等。尽管它在先进工艺制程中与finFET技术竞争，但两者各有优势，应用于不同的场合。半导体业处在特殊环境中，需要发展SOI技术。但要涉足FDSOI领域，必须跨过三座大山，面临诸多困难。其中最重要的是完善SOI产业链中的每一个环节，并下功夫去突破。目前的FDSOI技术尚未实现规模化量产阶段，需要部门牵头制定规划、引导和资金支持。此外与全球领先企业的合作也是推动发展的关键。